台积电(TSM)应NVIDIA要求评估3D DRAM产能,11月6日报道称

NVIDIA提出3D DRAM生产要求

台积电(TSM)已应其最大客户NVIDIA(NVDA)的要求,开始评估如何生产3D DRAM。这种内存技术在单一芯片内部将存储单元垂直堆叠,与把多颗成品裸片层层叠加的HBM路线不同。11月6日发布的一篇报道援引两名直接知情人士的说法,为这家代工厂列出两条路径:新建一座工厂,或者收购一座现有工厂并加以改造。报道未给出量产启动的时间表。台积电拒绝置评,并重申公司专注于逻辑代工服务,不对市场猜测作出回应。

讨论中的技术与当前AI加速器旁边使用的HBM并不相同。HBM是把多颗成品DRAM裸片堆叠在一块基底晶片上,底层负责把内存连接到GPU;3D DRAM则是在单颗芯片内部直接堆叠存储单元本身,其思路与已经量产的3D NAND闪存同源。存储厂商一贯认为,存储单元阵列正是他们业务的起点。10月曾有报道描述NVIDIA的NVHBM架构:将定制内存控制器直接放进基底晶片,由三星、SK海力士和美光在台积电3纳米工艺上制造这些裸片,据报道三星已表示同意。台积电主导的3DFabric联盟目前囊括全部三家存储厂商。对一家纯代工厂而言,这一要求触碰了公司维持了25年的界线:逻辑制造与早已退出的存储业务各归其位。市场反应目前有限:COINOTAG数据显示,TSM最新报378.75美元,过去24小时上涨0.21%。

承担基底晶片,不做存储单元

台湾半导体业界在消息传出后两天内对这种生产定位提出异议。台湾《经济日报》11月8日刊出的访谈重新划定了分工:台积电可以承担HBM4基底晶片制造以及SoIC混合键合,后者是其将裸片面对面接合的工艺;DRAM存储单元阵列则仍是存储公司的专长。他们强调,在基底晶片上合作与制造内存并不是一回事。这种分工有物理层面的依据:逻辑晶体管为快速开关而设计,DRAM单元却需要高深的电容结构和极低的漏电流,DRAM工艺中长时间的高温步骤也限制了同一裸片上能够集成的范围。

SK海力士在2024年4月树立了当前的合作模板,与台积电签署关于HBM4开发和下一代封装的谅解备忘录,并公开计划将台积电的逻辑工艺用于其HBM4基底晶片。这项工作落在3DFabric框架之内,与任何DRAM单元生产安排无关。历史则为怀疑者提供了最有力的例证。1999年,台积电收购了由宏碁与德州仪器合资创立、当时处于亏损的DRAM企业TI-Acer约30%股权,并于2000年6月30日合并了剩余股权,把两座工厂并入Fab 7和Fab 8。台积电2000年7月的新闻稿写明,Fab 7的产能中已有75%服务于公司自身客户,产线被转向逻辑代工,而非标准DRAM。《经济日报》引用的业内人士回顾了当年的经济账:标准DRAM定价能力弱、资本开支沉重,往往一个好年份的利润要填补几个坏年份的亏空。他们最尖锐的一句评论是:散布量产传闻的人,应当把张忠谋的自传读上一百遍。

383.35美元阻力位未经测试

对照原始信源,这则报道描述的是在客户推动下,台积电对自身封装版图的一次延伸,而非已确认进军大宗存储市场。台积电自身的表态中没有支持单元生产的任何内容,而其建立在不与客户竞争之上的商业模式也指向同一结论:3DFabric联盟成员中就有三家客户。COINOTAG综合评分显示,最强阻力位于383.35美元,评分82/100;最近的支撑位于371.92美元,评分69/100。过去24小时股价在376.82美元至380.23美元之间交易,消息曝光以来两个关键位均未经测试。日线RSI读数为36.5,MACD在下行趋势中给出看空信号;在出现建厂决定或明确的HBM4订单之前,股价仍将运行于其阻力地图之下。